1.微电子、电子工程、计算机、通信类相关专业，硕士优先，能实习优先；
2.熟练掌握 Verilog 设计语言和较强的 RTL 设计能力；
3.熟练使用 Cadence/Synopsys 等
2.熟练掌握 Verilog 设计语言和较强的 RTL 设计能力；
3.熟练使用 Cadence/Synopsys 等
职位类别： 集成电路IC设计/应用工程师
举报温馨提示
- 你可能感兴趣的职位
- 最近浏览记录
-
8-12K/月
-
面议
-
8-12K/月
-
12-30K/月
-
面议
-
15-30K/月
-
15-30K/月
-
13-25K/月
