1.微电子、电子工程、计算机、通信类相关专业，硕士优先，能实习优先；
2.熟练掌握 Verilog 设计语言和较强的 RTL 设计能力；
3.熟练使用 Cadence/Synopsys 等厂家主流 Verilog 仿真工具，熟练使用Synopsys 时序和功耗分析工具；
4.熟悉数字 IC 前端 ASIC 设计流程；
5.具备良好的沟通能力和团队精神，认真严谨的工作态度。
2.熟练掌握 Verilog 设计语言和较强的 RTL 设计能力；
3.熟练使用 Cadence/Synopsys 等厂家主流 Verilog 仿真工具，熟练使用Synopsys 时序和功耗分析工具；
4.熟悉数字 IC 前端 ASIC 设计流程；
5.具备良好的沟通能力和团队精神，认真严谨的工作态度。
职位类别： 集成电路IC设计/应用工程师
举报温馨提示
- 你可能感兴趣的职位
- 最近浏览记录
-
面议
-
12-30K/月
-
15-30K/月
-
8-12K/月
-
15-30K/月
-
面议
-
13-25K/月
-
4-4.5K/月
-
4-5K/月
-
面议
-
面议
-
5-15K/月
-
面议
-
4-8K/月
-
5-6K/月
